Das Titanium Ti135 FPGA basiert auf der hochintegrierten, stromsparenden Efinix® Quantum®-Technologie mit einer I/O-Schnittstelle. Dieser FPGA bietet eine Vielzahl von Funktionen, wie einen hardened RISC-V-Block, SerDes-Transceiver, LPDDR4-DRAM-Controller und MIPI D-PHY.
Der hardened Quad-Core-RISC-V-Block verfügt über eine 32-Bit-CPU mit ISA RISCV32I, M-, A-,C-, F- und D-Erweiterungen, sowie sechs Pipeline Stufen. Die Sapphire High Performance SoCs sind anwendungsspezifisch konfigurierbar bieten zusammen mit der Geschwindigkeit und Effizienz des RISC-V-Prozessors die optimale Plattform für sichere und flexible Anwendungen von Peripheriegeräten und Embedded Systemen.
Der Vollduplex-SerDes-Transceiver unterstützt mehrere Protokolle, darunter PCIe® Gen4, Ethernet SGMII und Ethernet 10GBase-KR sowie einen PMA-Direktmodus mit Datenraten von 1,25 Gbit/s bis 12,5 Gbit/s.
Ti135-FPGAs enthalten einen hardened MIPI D-PHY, den Sie mit Efinix® MIPI CSI-2- und DSI-Controller-IP-Cores verwenden können, um Multi-Kamera-HD-Bildverarbeitungssysteme, Edge-Computing- und Hardwarebeschleunigungssysteme zu erstellen. Darüber hinaus verfügen diese FPGAs über einen gehärteten DDR-DRAM-Controller-Block, der LPDDR4-DRAM-Schnittstellen unterstützt. Zusammen ermöglichen diese Funktionen eine Vielzahl von Anwendungen wie Industriekameras, Robotik, Netzwerkkarten, Broadcast-Geräte mit SDI-Schnittstelle, Mensch-Maschine-Schnittstellen (HMI) und Tastatur, Video, Maus (KVM) sowie Edge-KI.

• 16-nm-Prozess
• Quad-Core-hardened RISC-V-Block
• PCIe^® Gen4 (16G)
• 10 Gigabit Ethernet
• SGMII
• PMA direkt (bis zu 12,5G)
• High-voltage I/O (HVIO) - Single I/O-blocks, die die Single-Ended-LVTTL- und LVCMOS-I/O-Standards unterstützen.
• High-speed I/O (HSIO) - I/O-blocks, die Single-Ended- und Differential-I/O unterstützen; LVDS, SubLVDS, Mini-LVDS und RSDS (RX, TX und bidirektional) mit bis zu 1,5 Gbit/s funktionieren auch als MIPI-Lanes mit 1,5 Gbit/s
• MIPI D-PHY Hard-IP mit Geschwindigkeiten von bis zu 2,5 Gbit/s
• LPDDR4/LPDDR4x PHY (unterstützt x16- oder x32-DQ-widths) mit hardened Memory Controller
• Gerätekonfigurationsoptionen einschließlich einer Standard-SPI- und JTAG-Schnittstelle
• Vollständig unterstützt durch die Efinity®-Software, einen RTL-zu-Bitstream-Compiler